逻辑分析仪的timing与state：采样时点由哪一个时钟定义

电子测试资料说采集了逻辑状态，还需要说明这些状态在什么时候被记录。Tektronix的Logic Analyzer Fundamentals将timing acquisition与state acquisition分别解释：前者使用逻辑分析仪内部时钟，后者由被测系统的信号定义采样点。[1] 这个参照差别决定了记录怎样与系统事件联系，不能只看它们都保存零和一。

原资料先区分逻辑分析仪与示波器的观察对象。逻辑分析仪检测逻辑阈值关系，并据此记录高低状态；示波器的讨论则包括幅度、边沿等模拟细节。因此，一列逻辑值表达的是状态信息，不能直接补成完整模拟波形。本文只采用文字定义，没有观看图形或据实际信号作判断。

在timing模式中，采样由仪器内部时钟推进。原文明确，目标器件与逻辑分析仪所采数据之间没有固定的时序关系。仪器可以沿自身时基连续观察信号变化，但某次样本落在哪个时点，并不是由目标系统每次状态事件直接指定。这是内部参照的含义，不是在说目标信号之间毫无时序关系。

State模式换用了来自被测系统的信号。资料将被测系统简称SUT，并说明采集时钟可能是系统时钟、总线控制信号，或令系统改变状态的相关信号。这里的共同点是，系统中的相关事件定义何时取得样本；并非只要名称中带时钟，就一定是仪器自身提供的固定采样节奏。

原文进一步说，state采集在活动边沿取得代表有效逻辑状态的数据，两个时钟事件之间发生什么，不是此处观察所关注的内容。这个限定很重要：按事件留下的一系列有效状态，不能被简写成两个事件之间每一瞬间都已连续记录。记录关注的对象不同，并不让其中一份资料自动回答另一种观察的全部问题。

资料还把连续状态与Listing窗口中的顺序显示相联系。列表顺序帮助读者按采集事件逐项认识系统状态，而内部时基的timing观察更着重信号时间关系。这里说的是该入门资料怎样组织两种数据视角，不推荐为真实电路选择模式，也没有执行采集、连接探头或检验任何故障。

电子测试交接如果只写逻辑分析仪记录，会丢失这项具体参照。保留timing或state及其内部时钟、SUT事件关系，能够解释一份记录究竟覆盖什么。来源首发未知，本文不采用阈值、触发、探头、存储深度或性能参数，也不以列表完整与否判断电气安全或产品合格。